

先进封装铜-铜直接键合技术的研究进展*

张明辉^{1,2}, 高丽茵^{2,3}, 刘志权^{2,3}, 董伟¹, 赵宁¹

(1. 大连理工大学材料科学与工程学院, 辽宁 大连 116024; 2. 中国科学院深圳先进技术研究院, 广东 深圳 518055;
3. 深圳先进电子材料国际创新研究院, 广东 深圳 518103)

摘 要: 在后摩尔时代, 先进三维封装技术成为实现电子产品集成化、小型化的重要出路。应用于封装互连的传统无铅锡基钎料由于存在金属间化合物脆性、电迁移失效、制备工艺限制等问题, 已不再适用于窄间距、小尺寸的封装。金属铜的电阻率低、抗电迁移性能好, 其工艺制备尺寸可减小到微米级且无坍塌现象。铜-铜 (Cu-Cu) 直接互连结构可以实现精密制备以及在高电流密度下服役。对 Cu-Cu 键合材料的选择、键合工艺的特点及服役可靠性的相关研究进展进行了总结。

关键词: Cu-Cu 直接键合; 先进电子封装; 表面处理; 键合工艺

中图分类号: TN405.97 文献标志码: A 文章编号: 1681-1070 (2023) 03-030106

DOI: 10.16257/j.cnki.1681-1070.2023.0065

中文引用格式: 张明辉, 高丽茵, 刘志权, 等. 先进封装铜-铜直接键合技术的研究进展[J]. 电子与封装, 2023, 23 (3): 030106.

英文引用格式: ZHANG Minghui, GAO Liyin, LIU Zhiqian, et al. Research progress of copper-copper direct bonding technology in advanced packaging[J]. Electronics & Packaging, 2023, 23(3): 030106.

Research Progress of Copper-Copper Direct Bonding Technology in Advanced Packaging

ZHANG Minghui^{1,2}, GAO Liyin^{2,3}, LIU Zhiqian^{2,3}, DONG Wei¹, ZHAO Ning¹

(1. School of Materials Science and Engineering, Dalian University of Technology, Dalian 116024, China;

2. Shenzhen Institute of Advanced Technology, Chinese Academy of Sciences, Shenzhen 518055, China;

3. Shenzhen Institute of Advanced Electronic Materials, Shenzhen 518103, China)

Abstract: In the post-Moore-era, advanced three-dimension (3D) packaging technology has become an important way to realize the integration and miniaturization of electronic products. Because of the brittleness of intermetallic compounds (IMCs), electromigration failure and the limitation of fabrication process, the traditional lead-free Sn-based solder used in packaging interconnection is no longer suitable for narrow spacing and small size packaging. Copper has low resistivity and good electromigration resistance, and its process size can be reduced to micron level without collapse. The copper-copper (Cu-Cu) direct interconnection structure can realize precise preparation and service under high current density. The selection of Cu-Cu bonding materials, the characteristics of bonding process and the related research progress of service reliability are summarized.

Keywords: Cu-Cu direct bonding; advanced electronic packaging; surface finish; bonding process

* 基金项目: 广东省基础与应用基础研究基金 (2022A1515011485)

收稿日期: 2022-10-27

E-mail: 张明辉 mh.zhang@siat.ac.cn; 高丽茵 (通信作者) ly.gao@siat.ac.cn; 刘志权 (通信作者) zqliu@siat.ac.cn

1 引言

人工智能、自动驾驶、5G 网络、物联网等新技术的发展和應用对先进电子封装提出了更高的要求^[1]。在此背景下, 将多颗芯片在垂直方向堆叠互连的三维(3D)封装技术快速发展。3D 封装具有微型化、低 RC 延迟、高传输速率、高带宽、利于异构集成等优点, 成为延续摩尔定律的良好解决方案^[2]。3D 封装使用微凸点及硅通孔(TSV)技术实现芯片与芯片、芯片与转接板之间的互连^[3]。目前, 传统的微凸点互连材料为无铅 Sn 基钎料。但随着微凸点尺寸及间距的减小, Sn 基钎料的电迁移、热迁移、金属间化合物(IMC)、桥连短路等可靠性问题加剧, 亟需更好的替代方案^[4-6]。

铜-铜(Cu-Cu)直接键合属于金属-金属键合, 在一定键合工艺条件(温度、气氛、压力等因素)下, Cu 原子相互扩散实现互连键合。由于 Cu 的电阻率低、抗电迁移性能好, 其工艺制备尺寸可减小到微米级, Cu-Cu 键合成为取代钎料微凸点进行芯片级垂直互连的良好解决方案^[7]。2019 年, 索尼公司研发团队在 III-V InGaAs/InP 层与 Si 层间采用 Cu-Cu 键合技术, 有效地减小了图像传感器产品尺寸、提高了分辨率, 将像素密度提高 4 倍, 并在单芯片上实现短波红外和可见光成像, 实现数字输出^[8]。Cu-Cu 直接键合是实现 3D 封装制造的关键技术, 并具有广阔的应用前景。

要实现高强度且可靠的键合, 最关键的影响因素是金属键合前接触面的表面状态以及键合过程中的原子扩散速率。此外, 由于集成电路后道工艺(BEOL)的热预算、晶圆翘曲、偏移等问题, Cu-Cu 直接键合应在较低的温度及压力下制备, 并保证高可靠性及批量制造, 这就要求金属在键合前的表面具有粗糙度较低、清洁度较高、无氧化层以及原子传输速率快等特性。目前, Cu-Cu 键合技术已得到研究者的广泛关注,

大批研究者针对提高 Cu-Cu 键合效率及键合质量等问题展开了相关研究工作。本文对适用于 Cu-Cu 键合的 Cu 基体组织性能研究、Cu 表面处理以及 Cu-Cu 键合工艺改进的国内外相关研究现状进行了介绍。

2 适用于 Cu-Cu 键合的 Cu 基体组织性能

金属间的键合界面在压力作用下产生塑性变形, 界面相互接触并在高温下蠕变扩散, 原子逐渐由接触区向孔洞区扩散, 最终实现完整的界面连接。界面质量可以根据键合后的界面状态分为 3 类: (1) 失效键合; (2) 可见界面的成功键合; (3) 不可区分界面的成功键合^[9]。Cu 原子的扩散行为直接影响到键合效率及键合质量。多晶 Cu 基体需要在 400 °C 高温下才能实现扩散键合^[10]。此外, 金属 Cu 在含氧气氛中十分活泼, 极易被氧化。多晶 Cu 基体在 200 °C 时效温度、氧气气氛下, 30 min 后其氧化膜厚度约为 50 nm。而当时效温度升高至 250 °C, 其氧化膜厚度可达 560 nm^[11]。较厚的氧化层将阻碍 Cu 原子的扩散, 影响键合强度和电热传输性能。众所周知, 材料的微观组织形态决定材料的本征特性。下面将简要介绍研究者们提出的用于提高 Cu-Cu 键合效率及质量的 Cu 微观组织。

韩国汉阳大学学者通过调节电镀工艺, 在基体材料中引入高密度缺陷, 研究其 Cu-Cu 键合效果^[12]。该团队在 0 °C 下电镀制备高密度缺陷 Cu(HD-Cu), 并在 240 °C、80 MPa、N₂ 气氛条件下热压键合 1 h。HD-Cu 组织结构及热压键合后截面聚焦离子束(FIB)成像如图 1 所示。经过热压键合后, HD-Cu 界面 2 侧的晶粒生长, 新生长的晶粒吞噬并消除了键合界面, 形成不可区分界面的结合。HD-Cu 内部存在较多缺陷及应变带, 这导致 Cu 基体内储存较大的内应力及内应变, 应力和应变在键合过程中释放, 成为促进扩散、影响晶粒转变的驱动力, 有助于加速键合。




图 1 HD-Cu 组织结构及热压键合后截面聚焦离子束成像^[12]

相比于粗晶 Cu(cg-Cu)材料, 纳米晶 Cu(nc-Cu)具有较高的扩散速率, 并且晶粒可以在较低的温度下

长大, 有助于消除键合界面。香港大学 HUANG 等人电镀沉积出平均晶粒尺寸为 28 nm 且具有较低表面

粗糙度 ($R_a=6.5\text{ nm}$) 的 nc-Cu, 并在 $250\text{ }^{\circ}\text{C}$ 、 10 MPa 、 0.05 Pa 真空条件下热压键合 1 h ^[13]。cg-Cu 及 nc-Cu 的 Cu-Cu 键合界面的扫描离子显微镜 (SIM) 结果如图 2 所示。2 个 nc-Cu 结合层之间没有界面, 这表明在界面处有大量晶粒生长, 从而实现了不可区分界面的完美结合。而 cg-Cu 在 $250\text{ }^{\circ}\text{C}$ 下键合 30 min 后, 界面处有较大缝隙, 形成无效键合; 在 $400\text{ }^{\circ}\text{C}$ 下键合 30 min 后, 形成可见界面结合。结合 nc-Cu 以及 cg-Cu 的原子扩散速率以及界面孔洞尺寸进行计算, 在 $250\text{ }^{\circ}\text{C}$ 时, nc-Cu 需要 380 s 实现孔隙收缩, 而表面光滑的 cg-Cu 需要 $2.2\times 10^4\text{ s}$ 才能收缩到最终尺寸。然而, 在室温下, nc-Cu 膜的表面氧化速率比热蒸发铜膜快一个数量级^[14]。较快的氧化速率无疑对键合环境的氧含量提出了较高的要求, 这对于实际工业生产而言是不利的。




图 2 nc-Cu 与 cg-Cu 的 Cu-Cu 键合界面的 SIM 结果^[13]

(111) 择优取向纳米孪晶铜 [(111) nt-Cu] 是一种表面具有 (111) 择优取向, 且 Cu 基体晶粒内具有纳米级间距孪晶片层的特殊 Cu 组织结构, 由 LU 等人在 2004 年首次发现^[15], 其具有高电导率、良好的强度及塑性匹配等性能, 得到微电子领域的广泛关注^[16-18]。Cu 在 (111) 表面具有较高的表面扩散速率, 比在其他表面上的扩散系数高 $3\sim 4$ 个数量级^[19]。随着 (111) 取向晶粒占比的增加, 键合后样品的剪切强度增加, (111) 取向有助于 Cu-Cu 键合^[20]。同时, 在 $250\text{ }^{\circ}\text{C}$ 时效温度下, 30 min 后 (111) nt-Cu 的氧化层厚度只有多晶 Cu 和 (100) 取向 Cu 的一半^[14]。

在 $200\text{ }^{\circ}\text{C}$ 、 0.69 MPa 、 0.133 Pa 真空条件下, (111) nt-Cu 可以实现 Cu-Cu 键合^[19]。在 $400\text{ }^{\circ}\text{C}/100\text{ }^{\circ}\text{C}$ 温度梯度条件下键合后, 焊点剪切强度可达 176 MPa ^[21]。与其他 Cu 组织结构不同, (111) nt-Cu 在键合过程中存在

各向异性晶粒生长现象, 如图 3 所示。具有 (100) 择优取向的晶粒从底部生长, 逐渐长大并吞并键合界面, 且晶粒生长方向与温度梯度方向无关。随着温度的升高, 各向异性晶粒生长速率提高, 在 $250\text{ }^{\circ}\text{C}$ 下, 新生长的晶粒贯穿整个键合 Cu 层需要 90 min , 而在 $350\text{ }^{\circ}\text{C}$ 下仅需 5 min ^[22]。因此, 具有优越表面扩散及抗氧化性的 (111) nt-Cu 被认为是 Cu-Cu 键合材料的优选方案。




图 3 (111) nt-Cu 在键合过程中各向异性晶粒生长现象^[22]

Cu 基体的组织结构、择优取向以及预生成缺陷等本征特性直接影响着材料本身的性能。通过对比发现, 相比于多晶铜、HD-Cu 以及 nc-Cu, (111) nt-Cu 本身具有较好的电性能以及力学性能, 同时兼具较高的表面原子扩散速率以及良好的抗氧化性, 是 Cu-Cu 键合工艺的优选组织方案。

3 键合前金属表面处理

电镀成本低、效率高, 并且可以通过调控添加剂、电流密度等方式沉积不同的组织结构, 因此成为晶圆

级铜互连材料的主要制备方式。然而, 电镀沉积的铜表面粗糙度较大且有一定的边缘效应, 均匀性和平整性有待提高, 不适于直接金属互连。此外, 电镀后需要去除多余金属沉积物, 暴露出绝缘介质层以形成电路。所以, 在键合前进行表面金属余量去除及平整化处理是有必要的。化学机械抛光 (CMP) 技术通过机械磨抛去除化学软化的表面, 与其他工艺相比具有最长的平面化长度, 是一种半导体器件制造以及整体平整化的有效手段^[23]。

在此基础上, 还可以通过对金属键合表面进行特殊的物理或化学方法处理, 从而去除金属表面预先生成的氧化物, 形成表面钝化层以阻止进一步氧化, 或在金属表面形成一定的化学键以促进键合。

3.1 表面湿法化学处理

Cu-Cu 低温键合发展的主要挑战是 Cu 表面容易氧化, 需要在键合前获得洁净的金属表面而非氧化物。使用酸溶液进行键合前湿法预处理是去除表面氧化物的有效手段之一。常用的酸溶液包括硫酸、盐酸、乙酸以及柠檬酸等。

台湾交通大学科研团队详细对比了 4 种酸溶液的表面处理效果^[24]。图 4 为 4 种酸溶液表面湿化学处理后的 Cu-Cu 键合截面 SEM 图。从表面氧化层清洁能力的角度, 对湿法化学处理后的铜膜表面进行 X 射线光电子能谱 (XPS) 成分检测分析, 发现硫酸、柠檬酸和盐酸都具有较好的清洁强度, 而乙酸的清洁能力相对较差, 处理 30 s 后表面氧含量仍超过 5%。湿法化学处理后会增加金属表面粗糙度, 从而导致键合后在界面处形成预生成孔洞。对比发现, 经过柠檬酸处理后的样品键合界面孔洞相对较小且少, 相应地, Cu-Cu 键合后样品的剪切强度也较高。因此, 相对而言, 柠檬酸更适合用于 Cu-Cu 键合前的表面化学预处理。




图 4 4 种酸溶液表面湿化学处理后的 Cu-Cu 键合截面 SEM 图^[24]


3.2 等离子体表面活化键合

表面活化键合 (SAB) 通过使用溅射粒子轰击进行表面改性, 可以降低内应力, 去除表面氧化膜, 对表面

结构及化学成分进行调控, 从而实现低温金属键合。日本东京大学的研究人员率先提出 SAB 方法, 并在室温下实现 Cu-Cu 键合^[25]。他们利用 40~100 eV 低能 Ar 离子轰击 Cu 表面, 在 1 000 级超洁净环境以及超高真空 (约 133.32×10^{-8} Pa) 条件下实现原子级 Cu-Cu 键合, 键合强度超过 6.47 MPa。韩国首尔科技大学 KIM 团队分 2 步对 Cu 表面依次进行 Ar、N₂ 等离子体轰击处理, 并进行 SAB, Ar/N₂ 2 步法等离子体活化处理低温 Cu-Cu 键合的机理如图 5 所示^[26-27]。在沉积 Cu 金属层后, 表面存在一定的污染物。Ar 离子轰击 Cu 膜去除一定污染物并在表面产生 Cu⁺ 活性键。在进行 N₂ 等离子体处理时, Cu⁺ 活性键与 N₂ 离子结合, 形成 Cu₃N, 游离的 Cu 原子被掺杂进 Cu₃N 的晶格中, 形成 Cu₄N 结构。Cu₄N 具有较高的生成焓 (13.23 eV), 处于亚稳态, 在低温时可以作为表面氧化阻挡层, 而在 200~300 °C 时可以分解, 从而可以形成 Cu-Cu 之间的原子级键合。经过 Ar/N₂ 2 步法等离子体表面活化处理后, 在 260 °C、0.9 MPa 条件下热压键合 1 h, 可以实现 Cu-Cu 键合。经处理后, Cu-Cu 键合样品的剪切强度由 27 MPa 提升至 51 MPa, 键合强度提升近 1 倍。此外, 哈尔滨工业大学的研究人员结合甲酸表面化学湿法处理以及 Ar/O₂ 2 步等离子体活化处理工艺, 在 200 °C、2.5 MPa、大气环境下热压键合 30 min 后, Cu-Cu 键合的最高键合强度可达 13.46 MPa^[28]。

3.3 自组装分子层键合

新加坡南洋理工大学的 TAN 等人在 2009 年提出了在 Cu 层表面制备一种自组装单层 (SAM) 薄膜作为临时钝化层来降低 Cu-Cu 直接键合温度的方法^[29-30]。此 SAM 薄膜由烷烃硫醇构成, 之前曾被用作引线键合的钝化层。此工作所用烷烃硫醇为 1-己硫醇 [CH₃(CH₂)₄CH₂SH], 其一端为疏水的甲基 (—CH₃), 另一端为巯基 (—SH)。巯基与 Cu 等面心立方金属表现出较强的亲和性, 与表面 Cu 原子之间形成 S—Cu 键, 将碳链吸附到表面。然后, 分子远离表面, 使亚甲基链彼此平行并倾斜, 以最大化它们之间的范德瓦尔斯相互作用, 从而使尾部基团暴露在表面。这导致在 Cu 表面形成有序且密集分子单层。此时, SAM 薄膜作为临时钝化层, 可以减缓氧化物在 Cu 膜表面的扩散与反应, 保持表面的清洁度。在 N₂ 氛围下, 在 250 °C 下烧结 10 min 后, 可以去除 SAM 薄膜层。然后在真空环境下, 在 250 °C 下热压 1 h 完成键合。经过 SAM 处理后的键合, 在键合界面处呈现出干净的键合形貌, 大的 Cu 晶粒跨过键合界面生长, 形成稳固的 Cu-Cu 键合。

图5 Ar/N₂两步法等离子体活化处理低温 Cu-Cu 键合的机理^[27]


这种 SAM 处理方法有效地将 Cu-Cu 键合温度降低至 250 °C, 并可以延长处理后晶圆的窗口期, 在较长时间内防止表面氧化。

3.4 惰性金属钝化层

Pt、Pd、Au 等贵金属具有抗氧化特性,表面沉积一层贵金属钝化层将有效阻碍 Cu 与 O₂ 接触,减缓键合表面的氧化速率。金属钝化层促进 Cu-Cu 键合的机理如图 6 所示,表面沉积钝化层后的 Cu-Cu 键合过程主要有以下 3 步: (1) 在外应力作用下,沉积贵金属的键合接合面相互接触,此时仍有孔隙存在,未形成键合; (2) 随着键合温度的升高,Cu 原子通过钝化的晶界扩散到键合界面的非键合区,形成非晶态 Cu 来填充钝化层之间的空隙; (3) 热压键合后可以通过后退火工艺,使扩散在钝化层中的 Cu 原子再结晶,进一步提高键合的质量和强度^[31]。相比于 Cu 的晶界自扩散,Cu 在钝化层中的扩散系数较高,更容易扩散,这促使 Cu-Cu 键合可在较低的温度下实现。

台湾交通大学 CHEN 课题组使用 Au 做钝化层, 在 150 °C 下实现 Cu-Cu 键合, 其键合强度为 0.94 MPa^[32], 此外, 他们在 Cu 表面溅射沉积 10 nm 厚的 Pt 钝化层, 随后在 180 °C、133.32×10⁻⁵ Pa 环境下热压键合 50 min^[33], X 射线能谱 (EDX) 检测到在键合界面处仅具有较低

的 O 原子浓度, Pt 可以在一定程度上阻挡表面氧化。此外, Cu 原子扩散至键合界面与 Pt 相溶, 实现原子级扩散键合。键合样品经 500 次温度循环测试 (TCT) 后, 其电阻仍保持稳定。

图 6 金属钐化层促进 Cu-Cu 键合的机理^[31]

在金属表面沉积钝化层可以有效地防止表面氧化,促进扩散,并与现有的封装制造工艺兼容,但溅射工艺沉积的速率低,惰性金属价格昂贵,成为大规模生产的阻碍。

在 Cu-Cu 键合前,对基体表面通过化学或者物理方法进行表面清洁、改善表面抗氧化性和表面原子扩散性能是必不可少的。表面处理的具体选择需要

结合预期效果、工艺窗口期、设备要求以及预算等方面进行综合考虑。除此之外,也可以对 2 种及以上的表面处理方法进行组合,从而实现理想的键合效果。



4 Cu-Cu 键合工艺方法

通过改进键合工艺,如调节环境气氛、引入外加能量、改变键合结构等方式,也可提高键合效率。

4.1 键合环境气氛

金属 Cu 在含氧气氛中极易氧化,因此需要较高的温度和压力促进原子扩散和氧化膜破碎,使得 Cu 原子扩散,穿过氧化物形成键合。在这种情况下,键合环境中的氧含量控制变得极为重要。

如前文所述,在超高真空条件下,具有洁净表面的 Cu 膜在室温下也可以实现键合^[29]。此外,在惰性气体保护下也可以在一定程度上防止氧化。台湾交通大学 JUANG 等人^[29]在 100 °C/300 °C 温度梯度(经模拟,界面温度为 144~148 °C)以及 64 MPa 的压力条件下,通过 N₂ 注入保护的方式减缓 Cu 的表面氧化,实现 Cu-Cu 键合。除上述环境气氛外,通入甲酸蒸气可以创建局部还原环境,对 CuO 进行原位清洁,从而实现 Cu-Cu 键合。在 100~150 °C 时,甲酸最初以气态形式与 CuO 层反应,形成甲酸铜和水蒸气,此时薄的甲酸铜层覆盖在裸铜表面。当表面温度高于 200 °C 时,甲酸铜层分解成 CO₂ 和 H₂,同时在表面上生成纯 Cu 金属。甲酸还原 CuO 的化学反应方程式如下^[34]:



在甲酸蒸气中,施加约 250 MPa 的压力,界面温度为 240 °C 时,键合 5 s,键合强度即可大于 150 MPa。

然而,这些方法在实际工艺生产中存在一定阻碍,在大型机器中创建超高真空或者维持惰性环境需要极高的气体流速(500~1 000 L/min),实现十分困难,而甲酸蒸气的引入对于设备以及操作要求同样较高。

4.2 超声辅助键合

超声辅助键合常用于芯片或晶圆之间 Au 凸点或 Au 引线的键合。超声可以增加键合界面的能量,软化键合界面,提高塑性变形程度和扩散速率,破碎表面氧化层,从而提高键合效率。相对于 Au, Cu 的硬度更大且氧化速率更高,键合难度更大,但仍有学者对此进行了尝试。Silicon Austria Labs 的 ROSHANGHIAS 等人使用超声振动辅助热压键合,当超声能量为 6 W、外加键合压力为 6 MPa、键合界面温度大于 300 °C 时,

仅需几百毫秒即可达到 74 MPa 的键合强度;但是当超声超过一定功率时,超声振动加剧,将破坏已结合的键合界面,不利于键合。热超声键合设备如图 7 所示^[35]。




图 7 热超声键合设备的示意图^[35]


使用这种方法可以在一定程度上实现短时快速低温键合,但是要求晶圆表面有较好的平整度和共面性,超声功率、温度及压力控制要适配,对工艺操作及设备的要求也相对较高。

4.3 Cu 柱-Cu 凹槽键合

如第 3 节所述,在键合前进行 CMP 处理是必要的。然而,CMP 具有严苛的工艺公差和较高的制造及设备成本。因此,研究在无 CMP 处理情况下的低温键合也有一定的意义。



CHOU 等人创造性地提出了一种通过改进键合图形,促进金属塑性变形,加快蠕变扩散的方法^[36]。他们在一侧晶圆上沉积制备 Cu 柱结构,在另一侧晶圆上制备了具有凹形开口的光敏聚酰亚胺层,形成图案,并沿着凹面电镀 Cu 凹槽结构。这种方法的机理可以用塑性变形和热补偿来解释。塑性变形是一种不可逆的形状变换,它对作用力做出响应。Cu 原子的排列受到外部高应力作用的破坏,导致位错穿过晶格。晶体倾向于在位错处相互滑动,导致内耗产生内能或热量。这种放热反应提供了额外的热能,以驱动 Cu 原子的扩散并协助键合过程,这个过程称为热补偿。这种机制可以解释 Cu 柱-Cu 凹槽键合中无 CMP 低温键合的原因,Cu 柱-Cu 凹槽键合机理如图 8 所示。与传统的 Cu 柱-柱键合不同,在 Cu 柱-Cu 凹槽键合开始时,Cu 柱的底角与凹槽接触,产生较大应力。在这种大应力作用下,Cu 柱和 Cu 凹槽面的结合区域发生了强烈的塑性变形,增加了热补偿,使得 Cu 柱在结合过程中可以逐渐填充 Cu 凹面,以实现低温 Cu-Cu 直接键合。

这种方法可以在无 CMP 处理的情况下,在 200 °C 以下进行低温键合。但是在 Cu 柱-Cu 凹槽接触侧壁处的键合效果不佳,仍有较大孔洞及裂纹存在。并且特殊的图形结构对于窄间距、小尺寸焊点制备的要求较高,因此该方法目前仅停留在试验阶段。

图 8 Cu 柱-Cu 凹槽键合机理^[36]

4.4 DBI 混合键合技术


直接键合技术 (DBI) 是由美国 Ziptronix 公司发明的一种混合键合技术^[37]。这种技术通过将介质层和 Cu 再布线层共平面图形化,先在低温条件下使介质层键合,再通过退火等方式实现金属互连,DBI 混合键合技术工艺流程如图 9 所示^[37]。2 种热膨胀系数 (CTE) 不匹配的材料容易产生应力和翘曲,有利于异构集成。在初始阶段,2 个晶圆表面被 CMP 平整化后,首先对需要氧化键合的介质层进行表面活化或化学修饰,然后将 2 个表面对齐,在 2 个模具或晶圆之间自发地产生机械低温直接氧化键,将 2 个这样的芯片或晶圆表面结合在一起。一般的绝缘氧化介质层材料为 SiO_2 ,对晶圆表面进行化学处理和等离子体活化后,使得表面以 $\text{Si}-\text{OH}$ 或 $\text{Si}-\text{NH}_2$ 亲水基团终止,通过形成范德华键来达到高键强度,2 种基团反应方程式如下:



经过 CMP 处理后,如果接触金属延伸至晶圆表面几纳米以上且不含原生氧化物,则可以自发地产生原子扩散,形成三维电互连。另外,如果接触金属在表面以下 (形成金属隐槽) 几纳米处,并且具有原生氧化物,则可以进行加热退火处理,由于接触金属比周围的电介质材料具有更大的热膨胀系数,导致了金属键的形成和三维电互连。当接触金属被 CMP 处理抛光过多时,金属接触表面低于晶圆面较多,加热膨胀后也无法连接,形成无效电器互连。晶圆混合键合技术可以用于 $2\text{ }\mu\text{m}$ 间距的凸点互连、芯片-晶圆以及晶

圆-晶圆的封装互连中。

目前,常用作焊点的 Sn 基钎料,如 SAC305 等,其熔点在 $220\text{ }^\circ\text{C}$ 左右,回流温度在 $250\text{ }^\circ\text{C}$ 以上。Cu-Cu 键合技术取代 Sn 基钎料技术的关键在于,可以在提高焊接性能的同时不改变甚至降低键合所需的温度及压力。随着键合工艺的革新和进步,现在 Cu-Cu 键合工艺温度已不到 $250\text{ }^\circ\text{C}$ (传统热压键合的工艺温度为 $300\sim 400\text{ }^\circ\text{C}$),使用 DBI 技术甚至可以进行室温连接 (后续需退火)。但是现有研究还在实验阶段,需要严格控制键合环境及制程,后续需要对工艺进行持续优化,进一步降低热预算并提高键合强度及服役可靠性,提升良率并降低成本。

图 9 DBI 混合键合技术工艺流程^[37]

5 Cu-Cu 键合性能评价

一般来说, 电子封装的基本功能包括电源供给、信号交流、散热、芯片保护、机械支撑等。Cu-Cu 键合技术作为一种新型封装互连方法, 也需要对上述性能及功能进行测试和评价, 主要为初始键合效果测试、电学性能表征以及服役可靠性评估。

5.1 Cu-Cu 键合效果测试

首先, 可以对键合后的样品进行表面形貌观测判定。可以通过直接成像来观测判定, 一种方法是使用超声扫描显微镜 (SAT) 对键合样品表面进行扫描, 当高频超声波发射至样品内部后, 由于不同材质的声阻抗不同, 对声波的吸收和反射程度不同, 通过采集反射或穿透的超声波能量信息可以显示键合样品内部出现的分层、裂缝或者空洞等缺陷; 还可以通过扫描电子显微镜 (SEM)、FIB 离子像或透射电子显微镜 (TEM) 等对键合样品的截面进行成像, 直观地观察键合界面处是否实现连接。

通过力学测试也可以对键合强度进行评价。常用

的力学测试方法为剪切强度测试。下面列举其中一种常用的试验方法: 将芯片切割成大小不同的 2 片, 将尺寸较小的芯片通过 Cu-Cu 键合方式连接在大芯片 (基板) 之上; 将推刀以一定剪切高度置于基板上, 以一定剪切速率缓缓推动上部芯片, 直至芯片与基板分离; 由此通过最大剪切力和键合面积计算出剪切强度, 剪切强度的测试方法如图 10 a) 所示^[2]。此外, 还有一种基于裂纹扩展理论的键合表面能定量评估方法, 键合能的测试方法如图 10 b) 所示, 表面能 γ 和裂纹几何形状的关系为^[30]:

$$\gamma=3Et^3\gamma^2/(8L^4) \quad (5)$$

其中, $2y$ 和 L 分别为裂纹间距和长度, t 为晶圆厚度, E 为晶圆的弹性模量。将厚度为 $2y$ 的刀片插入键合样品缝中, 测量得到裂纹长度 L 。刀片插入后分离区的边界在透射红外光中显示为一系列平行于刀片边缘的干涉条纹。使用红外图像转换器测量叶片边缘和裂纹尖端第一条条纹之间的距离, 即为裂纹长度 L 。由于这种测试方法较为复杂, 没有被研究者们用作评价键合强度常用的试验方法。Cu-Cu 键合材料及工艺对比如表 1 所示。




图 10 2 种键合强度的测试方法^[2,30]

表 1 Cu-Cu 键合材料及工艺对比

材料	工艺	键合温度 / ℃	键合压力 / MPa	环境	键合时间 / min	键合强度 / MPa	文献
HD-Cu	仅热压键合	240	80	N ₂	60	—	[12]
nc-Cu	仅热压键合	250	10	0.05 Pa	60	—	[13]
(111) nt-Cu	仅热压键合	200	0.69	133.32×10 ⁻³ Pa	60	4.3	[19]
	仅热压键合	400/100	—	N ₂	20	176	[21]
多晶铜	SAB (Ar)	室温	0.3	133.32×10 ⁻⁸ Pa	—	6.47	[25]
	SAB (Ar/N ₂)	260	0.9	—	60	51.5	[26]
	甲酸酸洗 + SAB (Ar/O ₂)	200	2.5	大气环境	30	13.46	[28]
	SAM	250	0.25	N ₂	60	—	[29]
	Au 钝化层	150	1.27	133.32×10 ⁻² Pa	30	0.94	[32]
	Pt 钝化层	180	—	133.32×10 ⁻⁵ Pa	50	8.22	[33]
	甲酸蒸气	240	250	甲酸蒸气	0.83	150	[34]
	热超声键合	300	6	甲酸蒸气	0.0083	74	[35]
	柱-凹槽结构	200	500	大气环境	1	—	[36]

5.2 电学性能测试

除保障机械支撑外,提供电气互连也是键合点的主要用途之一。常用的电阻测量手段有开尔文结构电阻测试和菊花链结构电阻测试^[33,39]。2 种 Cu-Cu 键合焊点电阻测试方法如图 11 所示。开尔文结构电阻测试通过 Cu 再布线层从键合焊点处引出导线至电压电流测试焊盘,通入电流后,通过测量焊盘之间的电压差,结合电流值计算 Cu-Cu 键合凸点的电阻。这种方式可以用来测量单一凸点或键合结构的电阻值。菊花链结构电阻测试则将多个键合点互连,可以同时测量多个键合点的电阻均值,用来研究大规模键合产率。




图 11 2 种 Cu-Cu 键合焊点电阻测试方法^[33,39]

5.3 可靠性评估

可靠性指在一定时间周期内,系统的正常工作概率在可接受的范围内。一般通过加速试验,对产品施加比实际应用中强度更大的载荷,在短时间内获得关于产品可靠性的数据,并评估其失效模式。常见的 Cu-Cu 键合可靠性试验有电迁移、TCT 测试等。在电迁移可靠性评价方面,一般通过较高电流密度激发失效。在电流密度较高时,电子运动可以带动金属中的原子迁移,导致导线上出现空洞或小丘,使得导线发生短路或者断路失效。在 TCT 可靠性评价方面,由于封装系统中多种材料的 CTE 不匹配,导致在热循环中产生较大的热应力,应力使得芯片连接处产生裂纹,从而产生热形变失效。一般将 20%电阻变化率作为可

靠性失效判定的标准。

SHIE 等人结合开尔文结构电阻测定以及离子像观察方法对 TCT 以及电迁移后的 Cu-Cu 键合样品进行失效分析^[39-40]。研究表明,在电流及热应力作用下,键合后预留的初始微小孔洞和裂纹将逐渐聚集、长大,成为缺陷萌生源。因此,初始的键合质量对样品服役的可靠性有较大的影响。

通过对 Cu-Cu 键合后的样品进行键合界面微观组织观察以及剪切等力学性能测试,可以对键合质量进行初步的判定。此外,焊点通电试验结合可靠性测试可对样品服役性能进行评估。目前,业界亟需对键合界面质量、力学性能、可靠性评估进行判定标准统一化,便于同行评定以及行业规范的制定。

6 结束语

随着人们对电子产品要求的日益提高以及高新科技的进步,对半导体器件设计及封装的要求也越来越高。Cu-Cu 键合技术具有高强度、抗电迁移性能良好以及工艺制备尺寸可降低到微米级等优点,芯片-芯片以及晶圆-晶圆间的高密度互连具有极大的发展前景,成为取代传统 Sn 基钎料凸点互连的优选解决方案。目前主流的研究团队主要分布在美国、日本、韩国、以及中国台湾、香港等地区。本文总结了 Cu-Cu 直接键合技术的材料组织、表面处理、工艺方法以及性能评价等方面的成果,概述了国内外 Cu-Cu 键合的相关研究进展,并通过不同组织工艺的键合强度对比,为后续键合材料及工艺的研究提供理论参考。从先进封装小型化的发展需求来看,我国亟需大力开展 Cu-Cu 直接键合技术的研究,深入研究界面的反应机理,力求开发出更低的温度、压力键合工艺,并对 Cu-Cu 键合工艺及质量评判标准进行统一,以便实现先进互连技术的更新迭代。

参考文献:

- [1] ARNAUD L, KARAM C, BRESSON N, et al. Three-dimensional hybrid bonding integration challenges and solutions toward multi-wafer stacking[J]. MRS Communications, 2020, 10(4): 549-557.
- [2] TU K N, LIU Y X. Recent advances on kinetic analysis of solder joint reactions in 3D IC packaging technology [J]. Materials Science & Engineering R-Reports, 2019, 136: 1-12.
- [3] ROBERTAZZI R, SCHEURMAN M, WORDEMAN M, et

- al. Analytical test of 3D integrated circuits[C]// 2017 IEEE International Test Conference (ITC), Fort Worth, TX, USA, 2017.
- [4] KIM J S, JUNG S B, YOON J W. Effect of Ni (P) thickness in Au/Pd/Ni (P) surface finish on the electrical reliability of Sn-3.0Ag-0.5Cu solder joints during current-stressing [J]. *Journal of Alloys and Compounds*, 2021, 850: 156729.
- [5] QIAO Y Y, MA H T, YU F Y, et al. Quasi-in-situ observation on diffusion anisotropy dominated asymmetrical growth of Cu-Sn IMCs under temperature gradient[J]. *Acta Materialia*, 2021, 217: 117168.
- [6] WANG J Q, WANG Q, WANG D J, et al. Study on Ar (5% H₂) plasma pretreatment for Cu/Sn/Cu solid-state-diffusion bonding in 3D interconnection[C]// 2016 IEEE 66th Electronic Components and Technology Conference (ECTC), Las Vegas, NV, USA, 2016: 1765-1771.
- [7] KIM S W, FODOR F, HEYLEN N, et al. Novel Cu/SiCN surface topography control for 1 μ m pitch hybrid wafer-to-wafer bonding [C]// 2020 IEEE 70th Electronic Components and Technology Conference (ECTC), Orlando, FL, USA, 2020: 216-222.
- [8] MANDA S, MATSUMOTO R, SAITO S, et al. High-definition visible-SWIR InGaAs image sensor using Cu-Cu bonding of III-V to silicon wafer[C]// 2019 IEEE International Electron Devices Meeting (IEDM), San Francisco, CA, USA, 2019.
- [9] CHEN K N, TAN C S, FAN A, et al. Morphology and bond strength of copper wafer bonding[J]. *Electrochemical and Solid-State Letters*, 2004, 7(1): 14-16.
- [10] TANG Y S, CHANG Y J, CHEN K N. Wafer-level Cu-Cu bonding technology[J]. *Microelectronics Reliability*, 2012, 52(2): 312-320.
- [11] TSENG C H, TU K N, CHEN C. Comparison of oxidation in uni-directionally and randomly oriented Cu films for low temperature Cu-to-Cu direct bonding[J]. *Scientific Reports*, 2018, 8(1): 10671.
- [12] HAN H, LEE C, KIM Y J, et al. Cu to Cu direct bonding at low temperature with high density defect in electrodeposited Cu[J]. *Applied Surface Science*, 2020, 550(1): 149337.
- [13] HUANG Y T, WANG Y, LIU Y X, et al. Thermal instability of nanocrystalline Cu enables Cu-Cu direct bonding in interconnects at low temperature[J]. *Scripta Materialia*, 2022, 220: 114900.
- [14] JHAN J J, WATAYA K, NISHIKAWA H, et al. Electrodeposition of nanocrystalline Cu for Cu-Cu direct bonding[J]. *Journal of the Taiwan Institute of Chemical Engineers*, 2022, 132: 104127.
- [15] LU L, SHEN Y F, CHEN X H, et al. Ultrahigh strength and high electrical conductivity in copper[J]. *Science*, 2004, 304(5669): 422-426.
- [16] HSIAO H Y, LIU C M, LIN H W, et al. Unidirectional growth of microbumps on (111)-oriented and nanotwinned copper[J]. *Science*, 2012, 336(6084): 1007-1010.
- [17] LI Z G, GAO L Y, LI Z, et al. Regulating the orientation and distribution of nanotwins by trace of gelatin during direct current electroplating copper on titanium substrate [J]. *Journal of Materials Science*, 2022, 57 (37): 17797-17811.
- [18] SUN F L, GAO L Y, LIU Z Q, et al. Electrodeposition and growth mechanism of preferentially orientated nanotwinned Cu on silicon wafer substrate [J]. *Journal of Materials Science & Technology*, 2018, 34(10): 1885-1890.
- [19] LIU C M, LIN H W, HUANG Y S, et al. Low-temperature direct copper-to-copper bonding enabled by creep on (111) surfaces of nanotwinned Cu[J]. *Scientific Reports*, 2015, 5: 9734.
- [20] HUANG J W, SHIE K C, LIU H C, et al. Copper-to-copper direct bonding using different (111) surface ratios of nanotwinned copper films[C]// 2019 International Conference on Electronics Packaging (ICEP), Niigata, Japan, 2019: 52-55.
- [21] JUANG J Y, LU C L, CHEN K J, et al. Copper-to-copper direct bonding on highly (111)-oriented nanotwinned copper in no-vacuum ambient[J]. *Scientific Reports*, 2018, 8(1): 13910.
- [22] CHANG S Y, CHU Y C, TU K N, et al. Effect of anisotropic grain growth on improving the bonding strength of $\langle 111 \rangle$ -oriented nanotwinned copper films[J]. *Materials Science and Engineering A-Structural Materials Properties Microstructure and Processing*, 2021, 804: 140754.
- [23] LEE H S, KIM H J, JEONG H D. Approaches to sustainability in chemical mechanical polishing (CMP): A review[J]. *International Journal of Precision Engineering and Manufacturing-Green Technology*, 2022, 9 (1): 349-367.
- [24] HUNG T H, KANG T C, MAO S Y, et al. Investigation of wet pretreatment to improve Cu-Cu bonding for hybrid bonding applications[C]// 2021 IEEE 71st Electronic Components and Technology Conference (ECTC), San Diego, CA, USA, 2021: 700-705.

- [25] KIM T H, HOWLADER M M R, ITOH T, et al. Room temperature Cu-Cu direct bonding using surface activated bonding method[J]. Journal of Vacuum Science & Technology, 2003, 21(2): 449-453.
- [26] PARK H S, SEO H Y, KIM Y H. Low temperature (260 °C) solderless Cu-Cu bonding for fine pitch 3D packaging and heterogeneous integration[J]. IEEE Transactions on Components, Packaging, and Manufacturing Technology, 2021, 11(4): 565-572.
- [27] PARK H S, SEO H Y, KIM S E. Anti-oxidant copper layer by remote mode N₂ plasma for low temperature copper-copper bonding[J]. Scientific Report, 2020, 10(1): 21720.
- [28] KANG Q S, WANG C X, ZHOU S C, et al. Low-temperature co-hydroxylated Cu/SiO₂ hybrid bonding strategy for a memory-centric chip architecture[J]. ACS Applied Materials and Interfaces, 2021, 13 (32): 38866-38876.
- [29] TAN C S, LIM D F, SINGH S G, et al. Cu-Cu diffusion bonding enhancement at low temperature by surface passivation using self-assembled monolayer of alkane-thiol [J]. Applied Physics Letters, 2009, 95(19): 192108.
- [30] TAN C S, LIM D F, ANG X F, et al. Low temperature Cu-Cu thermo-compression bonding with temporary passivation of self-assembled monolayer and its bond strength enhancement [J]. Microelectronics Reliability, 2012, 52(2): 321-324.
- [31] HONG Z J, LIU D, HU H W, et al. Investigation of bonding mechanism for low-temperature Cu-Cu bonding with passivation layer[J]. Applied Surface Science, 2022, 592(8): 153243.
- [32] LIU D M, CHEN P C, TSAI Y C, et al. Low temperature Cu to Cu direct bonding below 150 °C with Au passivation layer [C]// 2019 International 3D Systems Integration Conference (3DIC), Sendai, Japan, 2019: 1-4.
- [33] LIU D M, KUO T Y, LIU Y W, et al. Investigation of low-temperature Cu-Cu direct bonding with Pt passivation layer in 3-D integration[J]. IEEE Transactions on Components, Packaging and Manufacturing Technology, 2021, 11 (4): 573-578.
- [34] JANGAM S C, BAJWA A A, MOGERA U, et al. Fine-pitch ($\leq 10 \mu\text{m}$) direct Cu-Cu interconnects using in-situ formic acid vapor treatment[C]// 2019 IEEE 69th Electronic Components and Technology Conference (ECTC), Las Vegas, NV, USA, 2019: 620-627.
- [35] ROSHANGHIAS A, RODRIGUES A, SCHWARZ S, et al. Thermosonic direct Cu pillar bonding for 3D die stacking [J]. SN Applied Sciences, 2020, 2(6): 1091.
- [36] CHOU T C, YANG K M, LI J C, et al. Investigation of pillar-concave structure for low-temperature Cu-Cu direct bonding in 3-D/2.5-D heterogeneous integration[J]. IEEE Transactions on Components, Packaging and Manufacturing Technology, 2020, 10(8): 1296-1303.
- [37] LIANG W, FOUNTAIN G, LEE B, et al. Direct bond interconnect (DBI) for fine-pitch bonding in 3D and 2.5D integrated circuits[C]// 2017 Pan Pacific Microelectronics Symposium (Pan Pacific), Kauai, HI, 2017.
- [38] MASZARA W P, GOETZ G, CAVIGLIA A, et al. Bonding of silicon-wafers for silicon-on-insulator [J]. Journal of Applied Physics, 1988, 64(10): 4943-4950.
- [39] SHIE K C, HSU P N, LI Y J, et al. Failure mechanisms of Cu-Cu bumps under thermal cycling[J]. Materials, 2021, 14(19): 5522.
- [40] SHIE K C, HSU P N, SHIE K C, et al. Effect of bonding strength on electromigration failure in Cu-Cu bumps[J]. Materials, 2021, 14(21): 6394.



作者简介:

张明辉 (1997—), 女, 内蒙古赤峰人, 博士研究生, 主要研究方向为电子封装。